Digital VLSI 세부분야에 관해 질문 있습니다.
- 글쓴이
- 加油
- 등록일
- 2007-11-17 15:08
- 조회
- 5,593회
- 추천
- 0건
- 댓글
- 8건
관련링크
미국 대학원 홈페이지를 보니 VLSI 하는 교수들은 대부분
CAD 쪽 이더라고요. 요즘 design은 잘 안 하나요?
design은 반도체 설계할 때 Verilog/VHDL로 다 하고 CAD가 트랜지스터레벨로 자동 변경 한다고...... digital VLSI design 일은 점점 줄어 들거 같기도 한데요...
요즘 SoC 하는 건 design 쪽 아닌가요?
그리고 삼성이나 하이닉스같은 반도체 설계회사에서도 CAD전공을 많이 뽑나요? CAD전공하면 cadence 나 synopsys 밖에는 일 할 회사가 없어보이는데요...;;;
헷갈리네요......
다른 사람들 의견
-
SRH
()
cad 부분은 할 것이 아직도 무궁무진한 반면, design은 한계가 많습니다. 그렇기에 하는 사람들만 합니다. SoC를 할 때 design을 하는 것은 개발이지 연구가 아닙니다. 대학원은 연구를 하는 곳이지 개발하는 곳이 아닙니다.
cad 전공하면 한국에서 딱히 할 일이 없는게 사실입니다. 그리고 cad는 엄밀히 말하면 ee가 아니라 cs입니다. -
加油
()
네. 사실 전 design 쪽에 관심이 있습니다. 제가 다니는 학부가 그냥 EE의 모든 분야를 전반 적으로 배우기 때문에 칩디자인 쪽으로 심도있게 공부를 못 했습니다. 그래서 칩디자인 쪽으로 지식을 좀 쌓고자 대학원을 가려고 하는데 칩디자인은 대학원에서 많이 안 하네요;;; 그럼 EE는 아날로그를 해야 할까요?? testing/verification은 어디에 속하나요? CAD 쪽인가요?
-
加油
()
그리고 SRH님 예전에 남기신 댓글에 "반도체 설계에서 경쟁력을 가지려면 아예 하위레벨인 트렌지스터를 하거나 아예 상위레벨에서 아키텍쳐를 잡던가 아니면 아날로그 설계를 하는 것이 좋지요." 라고 하셨는데 하위레벨인 트렌지스터라고 하면 아날로그를 말씀하시는 건가요? 왜냐면 디지털은 이제 트렌지스터 레벨 쪽으로 안 하잖아요... 그리고 아키텍쳐쪽으로 가려면 Integrated Circuit이 아니라 Computer Engineering 쪽으로 가야 할까요? 질문이 좀 많네요. 죄송합니다.
-
파란맘
()
1. testing/verification : EE에 속합니다. 한국을 기준으로 볼 때 설계보단 이쪽이 수요와 몸값이 좋습니다.
2. 디지털 설계 인력은 수요가 많은 대신 라이프 사이클이 짧습니다. 아날로그 설계 인력은 수요가 적은 대신 라이프 사이클이 깁니다.
3. 굳이 나누자면 HW만 고려한 아키텍처는 Integrated Circuit, SW와 HW를 같이 고려한 아키텍처는 Computer Engineering 이라 할 수 있겠네요. -
홍홍
()
삼성도 메모리사하고 LSI에 CAE있습니다. 하이닉스도 있습니다. 둘다 분야가 분야인지라 많이 뽑지는 않는 듯 합니다. 그외에 국내에서 CAD 툴 만드는 곳이 몇군데 있는데 망한 곳도 있고 나머지도 짜잘한 벤쳐 수준인 것 같습니다. 그리고 국내 대학원에서도 합성부터 해서 백엔드에 이르기까지 CAD하는 곳은 이제 거의 없는 것 같습니다. CAD에서 할일은 많다고 하는데 합성부터 백엔드까지는 대학원 연구실 수준에서 나올만한 것은 다 나왔고 논문을 봐도 다들 뭔가 누가 새로운 것을 터뜨리기만 기다리는 것 같습니다. 전 P&R 전공인데 이 분야도 3D나 기타 여러가지 제약 조건 넣어주는 것을 빼면 지리멸렬한 상태인 것 같습니다. CAD 하시려면 어느 분야를 하시던 무조건 사람많고 기업체 펀딩 잘 들어오는 연구실이나 새로운 방법론 연구하는 연구실이 좋은 것 같습니다. DAC, ICCAD 논문 최근 몇년치하고 TCAD 저널 좀 보시면 학업계(?) 현황이나 잘나가는(?) 교수들이 좀 파악될 것입니다. 농담입니다만 CAD 하시려면 중국어도 잘하시면 좋을듯 합니다. 이건 뭐 중국 교수가 너무 많아요. -_-;
-
SRH
()
testing/verification은 제가 보기에 cad에 가깝습니다. 날로 중요해지는 분야이지요. 그 분야도 여러가지 스펙트럼이 있는데 대부분의 경우는 게이트 레벨 위쪽에서 알고리즘만 다룹니다. 제 생각엔 cs에 더 가깝지 않나 싶은데... 만약 ee쪽에서 접근하면 더 하위레벨에서의 testing에 주목할 수 있긴 하겠지요.
디지털 하위레벨은 트렌지스터를 이리붙이고 저리붙여서 여러가지 회로구조를 해보는거지요. 기존의 static CMOS 구조를 보완할 수 있는 여러가지 구조들-이를테면 다이내믹 CMOS 등. 을 고안하는 겁니다. 약간이 소자 지식과 약간의 아날로그 지식이 필요합니다만, 아날로그라고 부르기엔 그렇죠. -
加油
()
한마디로 삼성LSI,ARM,Intel 같은 곳에서 칩 설계(design)하는 것(개발) 은 대학원 연구분야에는 없고 그냥 대학원가서 코스웍으로 지식을 습득 하는 것 인가요?
-
SRH
()
많은 ee의 분야가 그렇겠지만 특히 VLSI의 경우 대학원 코스웍이 아주 중요하다고 생각합니다. 그 코스웍들을 잘 이수하면 유수 대기업들의 칩 설계를 하는데에 무리가 없죠.
많은 회사에서 선행기술들은 박사급이 연구를 하고 개발은 박사나 석사들이 하겠지요. HDL 코딩을 위주로하는 ASIC 설계업체들은 학사급이어도 별로 상관없습니다.
