통신관련 무식한 질문 하나만 하겠습니다. > 진학/학업

본문 바로가기

통신관련 무식한 질문 하나만 하겠습니다.

페이지 정보

加油 작성일2007-10-02 21:04

본문

EE에서 통신을 하면 CDMA 나 그 보다도 더 우수한 통신 기술을 연구하게 되겠죠?

하지만 핸드폰이나 다른 무선통신 기기를 만들면 회로와 칩은 하드웨어 엔지니어들이 만드는 거고 안테나는 RF엔지니어들이 만들거고...

어떻게 통신"이론"을 하시는 분들이랑 실제로 하드웨어를 만드시는 분들이랑 연결이 되어서 하나의 통신기기가 탄생하나 모르겠습니다......







댓글 7

SRH님의 댓글

SRH

  통신용 단말기는 몇십만원이면 구입할 수 있지만 전세계에서 그 통신용단말기를 혼자 만들 수 있는 엔지니어는 아무도 없습니다. 각 부분을 모듈화하고 그 부분에 대한 구현을 전공자가 하는 겁니다.
특히 요즘같이 각분야가 고도로 세분화되면 다른 분야는 통 모르게 됩니다. 근데 자기가 하는 일이 상위레벨에서 바라보지 못하면 비효율적인 면이 생기기 마련이죠. 여러부분에 두루 능한 엔지니어가 있다면 이 부분이 상당부분 해결되겠지만 쉬운 일이 아닙니다.

난머지?님의 댓글

난머지?

  통신 이론은 모든 통신기기의 근간입니다. 일단 시스템의 핵은 모뎀인데.. 모뎀의 근간은 각 통신모듈들이죠... 그 모듈을 구성하는 것은 알고리즘으로 구성되어 있습니다. 따라서 원하는 성능을 낼 수 있는 알고리즘들이 고안되어 각 모듈에 부합한 성능을 내면 전체 모듈을 붙여서 전체 성능을 보게됩니다. 이것이 끝나면 DSP나 asic 디자인에 용이하게 fixed point 연산을 고려하여 알고리즘을 최적화하고 이를 바탕으로 asic하시는 분들이 칩 asic디자인을 하기도 하고 아니면 알고리즘 하시는 분이 이것도 다 할 수도 있습니다. 따라서 칩의 두뇌를 구성하는 알고리즘들을 통신전공자가 하는거죠. 또한 시스템을 구성시에 이를 제어하는 소프트 웨어를 만들때에도 통신 지식이 당연히 핵심입니다. 모뎀은 물리계층을 구현하는 것이지만 시스템은 그위의 상위계층까지 제어가 되어야 하죠 W-CDMA의 경우 핸드오버를 구현시에 여러계층이 연관되어 있기 때문에 이러한 기능을 구현하기 위하여 상당한 통신 지식 및 경험(일명 맨땅헤딩) 이 필요로 하게 됩니다. 따라서 통신이론을 어설프게 알아서는 상용시스템 구현이 불가능하죠.
 

난머지?님의 댓글

난머지?

  학교에서는 단지 산수를 주로 가르치기 때문에 이것이 어찌 사용되는 지는 감이 당연히 없을 수 밖에 없고 또한 대부분의 교수님들 (회사에서 구현않해봐서,,, 표준화하는 양반들도 감이 좀 없습니다.) 도 감이 없으시기 때문에 배우는 학생들은 당연히 감이 없습니다. 따라서 회사에 가서 경험을 쌓으면 (모뎀 알고리즘 개발팀 같은 곳) 최상위 알고리즘에서 asic또는 dsp 로 가기 전단계인 fixed point 방식 적용된 것까지 짠!! 하고 깨달을 수 있게됩니다. 물론 노력을 해야 그렇게 되겠지요 ^^

돌아온백수님의 댓글

돌아온백수

  무식한 질문은 아니고, 심오한 질문이네요.

통신이론을 배우면, 말씀하신 여러 부분중에 어디에서도 일할 수 있겠죠.
반대로, 다른 전공자들도 통신관련일을 하려면, 어느정도 통신이론을 아는 것이 유리하겠죠.

돌아온백수님의 댓글

돌아온백수

  무엇보다도, 직업에 대한 환상이 문제입니다.

직업은 그냥 밥먹기 위한 수단일 뿐이에요.
학문적인 호기심은 그 호기심대로 충족해 가는 것이구요.
먹고 사는 문제는 또 그 문제대로 해결해 가는 겁니다.

버추어파이터_매니아님의 댓글

버추어파이터_매니아

  난머지?님의 내용에 다음 과정을 추가를 하겠습니다. 모뎀알고리즘 부서가 설계를 완성하면 RTL설계 팀에서 최적화된 알고리즘을 받아서 verilog로 RTL코딩을 하게 되고 이에 대한 fuction sim으로 검증을 마치게 됨니다. function이 올바로 돌아가는 것이 확인이 된다면 사용할 fab의 lib와 합성을 하여 gate level netlist를 뽑아내게 됨니다.
이 과정이 끝나게 되면 IP integration 팀에서 이 설계된 IP를 ARM peri에 붙이게 됨니다. 물론 SW엔지니어와 함께 부트로더(rom code)도 미리 한번 만들게 됨니다.
 이렇게 core설계가 끝나고 나면 chip설계팀에서 DFT(scan, bist, nand tree )도 하고 STA로 타이밍 violation을 한번 잡게 됨니다. 이렇게 설계된 netlist와 대충 나온 타이밍 정보를 back-end 부서에게 넘기게 됨니다.
 이 정보를 받은 back-end 부서에서는 lay out 뿐만 아니라 CTS를 이용하여 사람이 skew도 다 잡게 됨니다. 이렇게 physical한 정보가 완성되면 다시 chip설계 팀으로 설계한 정보를 넘기게 됨니다.
 이 정확한 정보를 바탕으로 chip 설계팀에서는 타이밍도 다시 잡고 이 타이밍 정보를 바탕으로 한 sim으로 후에 test를 위한 Vector도 뽑아 설계가 완성되게 됨니다. 이렇게 완성된 정보는 fab으로 넘겨 주면 fab에서 칩으로 만들어 주게 됨니다.

加油님의 댓글

加油

  와 다들 지식들이 대단하시네요. 답변들 감사합니다.

진학/학업

SLIDE UP

모바일에서는 읽기만 가능합니다.
PC 버전 보기
© 2002 - 2015 scieng.net